四人智力竞赛抢答器课程设计报告一、设计题目 题目：四人智力竞赛抢答器 二、设计任务和要求 1）设计任务 设计一台可供4 名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间，由 “9”倒计到“0”时，无人抢答，蜂鸣器连续响1 秒。选手抢答时，数码显示选手组号，同 时蜂鸣器响1 秒，倒计时停止。 2）设计要求 名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。 (2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的 开始。 (3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手 编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，输入编码电 路，其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 (4)抢答器具有定时（9 秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计 时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1 赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1 秒，同时定时器 停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主 持人将系统清零为止。 (5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响 持续1 秒），并输入编码电路，选手超时后抢答，时间显示器显示0。 (6)可用石英晶体振荡器或者 555 定时器产生频率为 1H 的脉冲信号，作为定时计数器的CP 信号。 三、原理电路设计： 1、方案比较； 方案一： 抢答电路：使用 74ls175 作为锁存电路，当有人抢答时， 出信号号将时钟脉冲置零，74ls175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答 无效，使用74ls148 作为编码器，对输入的型号进行编码，输出4 位的BCD 再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。 主持人电路：；利用 74ls190 计数器作为倒计时的芯片，当主持人按下抢答 按钮时，74ls190 被置九，同时将显示上次抢到题目的选手编号的数码管清零， 并开始倒计时，，并通过74ls48 编码器将即时时间进行编码，并送到7 码管，显示此时的时间。假如在9秒内有人抢答，则计数器停止倒计时，将锁存 器锁存，选手抢答，蜂鸣器鸣叫一秒，停止倒计时。 方案二： 锁存电路采用CD4042 来触发，如果用CD4042，则可以用低电平触发，当有 人抢答时， 利用锁存器的输出信号号将时钟脉冲置零，CD4042 立即被锁存，同 时蜂鸣器鸣叫 1s，这时抢答无效。此外当倒计时到 RC端来将 锁存器的信号置零。而不是像方案一那样使用max/min 对以上两个方案进行比较可以发现，两个方案均能理论上实现电路的功能，但是从实际情况看，CD4042 比较少见，很难买到这个芯片，而 74ls175 见，比较容易买到。而在实际情况中，虽然74ls190 RC同样 是借位端，当时 RC只有半个周期的变化，并不能将时钟信号置零，而max/min 有一个周期的变化，所以用max/min 比较合适。上所述，选择第一个方案比较 合理。 2、电路流程图； 整个电路如上图所示，主要分为两部分，一个是倒计时部分，一个是抢答电路， 其中抢答器电路由锁存器电路，编码器电路，译码器电路，数码管显示电路组成， 其中锁存器电路可用 1khz 脉冲电路作为其时钟端输入脉冲，倒计时电路由倒计 时芯片，编码器电路路，数码管显示电路，倒计时采样1hz 的脉冲作为时钟信号 输入端。单稳态电路可以控制蜂鸣器鸣叫的时间，按要求可设置为1 秒钟。 3、单元电路设计； （1）、锁存器电路的设计 锁存器电路采用以74ls175 为中心的锁存器系统，当4 个抢答输入端中出现 低电平输入时信号时，锁存器立即锁存，抢答，其原本为4 个高电平的输出 端也变成3 高一低，可以利用一个4 输入与非门将其与非，再接一个非门后，可 冲电路1hz 电路门单元电路 选手抢 以与74ls175的时钟信号相与非，使得CLK 端的输入信号为底电平，从而其 余选手 锁存器的单元电路设计如下：（2）、编码器电路的设计 编码器采样74ls148 作为编码芯片， 将输入的信号进行编码，然后输出 进制码，由于74ls175 为优先编码其， 故需要将其未用到的高优先级的端和 74ls175 的输出的4 与非端进行连接，避 免在无人抢答时输出型号。74ls148 值表如右图：编码器电路如下： （3）、译码器电路和数码管显示电路的设计 抢答部分和倒计时部分的译码器均采用 74ls48 芯片，而数码管则选择与之 相对应的7 段共阴数码管搭配，为避免电路过小，可在译码器与数码管间接上拉 电阻以增大电流，上拉电阻选用1k 针排阻。译码器电路和数码管显示电路设计如下： 74ls48 的线）、倒计时电路的设计 倒计时电路采用74ls190 作为倒计时芯片，并将其输入端置九，clk 信号输 入端采样1hz 的信号输入，同时可利用其借位输出端MAX\MIN 来控制抢答端，并 且可以让电路在到零时保持。74ls190 真值表如下： 倒计时单元电路如下： （5）、时钟电路的设计 在本电路中需要两种时钟脉冲，一种是给 74ls175 提供的 1khz 脉冲信号， 另一种是给倒计时电路74ls190 提供的1hz，根据555 多谐振荡器的频率计算公 可以求得1hz的电路电阻均取47k，电容取10uf，而1khz 电路的电阻取4.7k， 电容取0.1uf。 （6）、单稳态电路及蜂鸣器的设计 为蜂鸣器鸣叫时间为一秒，可以使用单稳态触发电路来实现，单稳态电 路的芯片可以选择74ls123。根据74ls123 的暂稳态计算公式： 我们可以选择R为36k，C 为100uf，则在误差许可范围内，鸣叫时间大约是 秒。74ls123的真值表如下： 蜂鸣器采用有源蜂鸣器，为避免 单稳态电路输出端电流不足，可以使 用一个 NPN 三极管来驱动蜂鸣器鸣 单稳态电路及蜂鸣器电路如下：4、电路工作原理; 抢答电路：使用 74ls175 作为锁存电路，当有人抢答时， 出信号号将时钟脉冲置零，74ls175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答 无效，使用74ls148 作为编码器，对输入的型号进行编码，输出4 位的BCD 再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。 主持人电路：；利用 74ls190 计数器作为倒计时的芯片，当主持人按下抢答 按钮时，74ls190 被置九，同时将显示上次抢到题目的选手编号的数码管清零， 并开始倒计时，，并通过74ls48 编码器将即时时间进行编码，并送到7 码管，显示此时的时间。假如在9秒内有人抢答，则计数器停止倒计时，将锁存 器锁存，选手抢答，蜂鸣器鸣叫一秒，停止倒计时。 5、整体电路。（具体清晰电路请详见附件） 电路元件清单： 名称及标号 型号及大小 封装形式 数量 74ls175DIP16 编码器74ls148 DIP16 译码器74ls48 DIP16 计数器74ls190 DIP16 与非门74ls20 DIP14 与非门74ls00 DIP14 非门74ls04 DIP14 556NE556N DIP14 单稳触发器74ls123 DIP14 复位开关SW-PB SW-PB 电阻200Ω AXIAL-0.3 47kAXIAL-0.3 35kAXIAL-0.3 4.7kAXIAL-0.3 10kAXIAL-0.3 10ΩAXIAL-0.3 电容100uf RB.3/.6 10ufRB.2/.4 一个 104 RAD-0.2 103RAD-0.1 九针排阻1k SIP9 NPN三极管 8050 T092-A 四、电路和程序调试过程与结果：先按照设计图各个单元电路进行仿真，并对各个电路的性能及波形进行测 试，发现电路的缺点和不足之处，例如 74ls190 的借位输出端 RC端虽然在倒 计时到0 时有低电平出现，但是时间只有半个周期，无法与信号与非，故不能用 来和锁存触发器，必须用max\min 代替。当调试好各个单元电路时，对各个电路 进行连接组装，连接好后对电路总的性能进行调试，看各部分的功能能达到要求。 本电路在连接后，经测试，各部分的功能均能实现，显示正确 五、总结 本电路使用了锁存器，编码器，译码器数码管等构成倒计时电路使用了 74ls190 等电路实现倒计时，并利用使能端及门电路，实现各项锁存，鸣叫，清 零等功能，总结如下： 优点：电路功能原理清晰，各项功能均达到了要求，显示准确，反应灵敏， 无竞争冒险现象，基本满足了普通竞赛的抢答要求。 缺点：如果长按住按钮不放，主持人清零后将能获得抢答权，且由于编码器 电路是优先编码器，所以如果两人抢答时间间隔在1ms 以内，将出现编号靠前的 选手获得抢答权的情况。 改进：可以更改促发器的类型，如使用 jk 触发器代替，则长按无效，或者 在抢答端添加一个发光二极管，当有人作弊，二极管就会亮，从而选手长按 按钮的缺陷。 体会：通过这次课程设计，我对于数字电路知识有了更深的了解，尤其是对数字 逻辑芯片的性能和使用方面的知识有了进一步的研究。同时实物的制作也提升了我的动手能 力，实践能力得到了一定的锻炼，加深了我对数字电路设计方面的兴趣。理论与实践得到了 很好的结合。
推荐：